Зайченко С.А. HDL-компилятор для тестирования проектируемых цифровых систем / С.А. Зайченко, И.В. Хаханова, И.А. Побеженко // Автоматизированные системы управления и приборы автоматики. – 2004. – №Вып. 126. – С.87–98.
Складова документа:Шифр: 681.5(06) А 22
Автоматизированные системы управления и приборы автоматики : всеукр. межвед. науч.-техн. сб. Вып. 126 / МОН Украины, Харьк. нац. ун-т радиоэлектроники; редкол.: В. В. Семенец ( гл. ред. ) и др. – Харьков : ХНУРЭ, 2004. – 186 с. – 15,00
Анотація:
Предлагается технология разработки быстродействующего компилятора моделей цифровых устройств, описанных при помощи пост-синтезного подмножества языков VHDL и Verilog-HDL, ориентированного на подготовку цифровой системы к исправному моделированию, анализу константных неисправностей, а также к автоматической генерации тестов