Равиндра Сингх Кушвах. Анализ методов уменьшения тока и мощности утечки в ячейке SRAM на основе FINFET транзисторов / Сингх Кушвах Равиндра, Сикарвар Вандна // Известия высших учебных заведений. Радиоэлектроника. – 2015. – №7. – С. 26–39. – (Известия высших учебных заведений)
Складова документа:
Известия высших учебных заведений. Радиоэлектроника : научно-технический журнал. №7. Т. 58 / НТУ Украины "Киевский политехнич.ин-т" // Известия высших учебных заведений. Радиоэлектроника. – Киев, 2015. – (Известия высших учебных заведений)
Анотація:
Предложена ячейка статического оперативного запоминающего устройства SRAM (Static Random Access Memory) на основе 6 полевых транзисторов с вертикально расположенным затвором (FinFET транзистор). FinFET устройства использованы для улучшения рабочих характеристик, уменьшения тока и мощности утечки. Цель этой статьи заключается в снижении тока и мощности утечки ячейки SRAM на основе 6 FinFET транзисторов, используя различные методы 45-нм технологии. Разработана ячейка SRAM на основе 6 FinFET транзисторов и проведен анализ тока и мощности утечки. При разработке устройств памяти с низким потреблением наиболее важной проблемой является минимизация под-порогового тока утечки и тока утечки затвора. Эта работа предлагает метод, основанный на одновременной установке соответствующих значений порогового напряжения, толщины оксидного слоя затвора и напряжения источника питания с целью минимизации под-порогового тока утечки и тока утечки затвора в ячейке SRAM на основе 6 транзисторов. Результаты проведенного моделирования получены с помощью программы Cadence Virtuoso для 45-нм технологии.