Использование разработанных в диссертационной работе методов анализа тестопригодности позволяет существенно уменьшить время тестирования цифровых устройств за счет замены процедуры моделирования неисправностей анализом тестопригодности и выявлением в схеме узких мест на основе полученных показателей и дальнейшей модификации устройства. Анализ тестопригодности выполняется в течение нескольких секунд на схемах размерностью до 50000 вентилей, в то же время для моделирования неисправностей требуется от нескольких часов до нескольких суток.