Предлагается метод поиска ошибок проектирования в HDL-моделях цифровых устройств поведенческого стиля описания. В качестве ошибок проектирования рассматривается замена операндов в арифметических или логических выражениях. Для повышения глубины поиска ошибок проектирования применяется метод обратного прослеживания в эквивалентных схемах функционально-блочного уровня с использованием кубического исчисления.Приводится пример реализации метода для фрагмента VHDL-модели арифметико-логического устройства.