Шифр: 004.3 К78
Крайник Я. М. Дослідження та розроблення високоефективних частковопаралельних LDPC-декодерів на базі FPGA : автореф. дис. ... канд. техн. наук : 05.13.05 "Комп'ютерні системи та компоненти" / Крайник Ярослав Михайлович ; М-во освіти і науки України, Чорномор. держ. ун-т ім. П. Могили. – Миколаїв, 2016. – 24 с.
Крайник Я. М. Дослідження та розроблення високоефективних частковопаралельних LDPC-декодерів на базі FPGA : автореф. дис. ... канд. техн. наук : 05.13.05 "Комп'ютерні системи та компоненти" / Крайник Ярослав Михайлович ; М-во освіти і науки України, Чорномор. держ. ун-т ім. П. Могили. – Миколаїв, 2016. – 24 с.
Статистика використання: Видач: 0
Анотація:
Отримала подальший розвиток модель організації обчислень для частково паралельного Low density parity check codes (LDPC)-декодеру за рахунок виконання операції обчислення синдрому та обчислення значень вузлів перевірки паралельно з іншими операціями відповідно до отримання даних при декодуванні, що дозволило підвищити швидкодію декодеру. Удосконалено моделі побудови LDPC-декодеру шляхом застосування подвійної буферизації вхідних повідомлень, що дозволило зменшити час, необхідний на запис вхідного повідомлення. Отримала подальший розвиток модель частково паралельного LDPC-декодеру
на основі організації паралельних черг запису/зчитування, що дозволило підвищити швидкодію декодеру в 1,1 ... 1,5 рази. Удосконалено метод
побудови реконфігурованого частково паралельного LDPC-декодеру за рахунок
організації чотирьохпортової пам'яті та принципів уникнення колізій.
В 20 ... 50 разів підвищується пропускна здатність LDPC-декодеру при використанні розробленого в роботі методу побудови конвеєрної архітектури
LDPC-декодеру.
на основі організації паралельних черг запису/зчитування, що дозволило підвищити швидкодію декодеру в 1,1 ... 1,5 рази. Удосконалено метод
побудови реконфігурованого частково паралельного LDPC-декодеру за рахунок
організації чотирьохпортової пам'яті та принципів уникнення колізій.
В 20 ... 50 разів підвищується пропускна здатність LDPC-декодеру при використанні розробленого в роботі методу побудови конвеєрної архітектури
LDPC-декодеру.