Целью данной работы является: обеспечение полноты и достоверности оценки информационной безопасности информационно-управляющих систем критического применения на FPGA.
Для достижения этой цели решены следующие задачи.
1. Проведен анализ существующих методов и инструментария для анализа информационной, функциональной безопасности и надежности информационно-управляющих систем (ИУС);
2. Впервые предложена модель жизненного цикла информационной безопасности (ИБ) ИУС критического применения на FPGA, которая отличается интегрированностью процессов обеспечения информационной безопасности в общие процессы функциональной безопасности.
3. Усовершенствована методика оценивания информационной безопасности ИУС на основе FPGA путем совместного использования процедур IMECA и Gap-анализа.
4. Впервые разработано инструментальное средство, которое реализует разработанную методику Gap-IMECA анализа.
5. Реализована методика чек-лист-ориентированной верификации ИУС, отражающая идеологию разработанной методики.
Результатами работы являются модель жизненного цикла ИБ УИС на FPGA, методика и инструментальное средство для оценки информационной безопасности информационно-управляющих систем на FPGA с помощью чек-листа.


Метою даної роботи є: забезпечення повноти та достовірності оцінки інформаційної безпеки інформаційно-управляючих систем критичного застосування на FPGA.
Для досягнення цієї мети вирішено такі задачі.
1. Проведено аналіз існуючих методів та інструментарію для аналізу інформаційної, функціональної безпеки і надійності інформаційно-керуючих систем (ІКС);
2. Вперше запропоновано модель життєвого циклу інформаційної безпеки (ІБ) ІКС критичного застосування на FPGA, яка відрізняється інтегрованістю процесів забезпечення інформаційної безпеки в загальні процеси функціональної безпеки.
3. Удосконалено методику оцінювання інформаційної безпеки ІКС на основі FPGA шляхом спільного використання процедур IMECA і Gap-аналізу.
4. Вперше розроблено інструментальне засіб, який реалізує розроблену методику Gap-аналізу IMECA.
5. Реалізована методика чек-лист-орієнтованої верифікації ИУС, що відображає ідеологію розробленої методики.
Результатами роботи є модель життєвого циклу ІБ ІКС на FPGA, методика та інструментальний засіб для оцінки інформаційної безпеки інформаційно-керуючих систем на FPGA за допомогою чек-листа.


The purpose of this work is to increase the completeness and accuracy of assessment of the security of IC FPGA-based system.
To achieve this goal the following tasks were solved1.
1. It were analyzed the existing methods and tools for security, reliability and functional safety analysis of information and control systems (ICs);
2. Novelty - the security lifecycle model of critical FPGA-based IC systems was proposed. The model differs from the other in the joint use of ensuring of security processes into total functional safety.
3. The technique of FPGA-based ICs security assessment was improved. The technique is based on the joint use of IMECA and Gap analysis.
4. Novelty - the software tool that implements proposed technique of critical FPGA-based ICs security assessment based on check-lists is developed.
5. The technique of check-list based verification of ICS was developed.
The results are as follows: the model of FPGA-based ICs security' lifecycle, the developed technique and software tool for assessment of security of critical FPGA-based ICs with the help of check-list.