У дисертації вперше запропоновано модель оцінки завадостійкості матричних біноміальних компонентів, що характеризується обчисленням ймовірностей помилок чисел на виході пристрою залежно від імовірності помилки одного розряду, довжини чисел та кількості одиниць у них, що дає можливість будувати компоненти із заданим рівнем завадостійкості. Метод виявлення помилок у матричних біноміальних компонентах цифрових пристроїв полягає у виборі перевіреного розряду у кінці кожного рядка матриць так, що кількість одиниць у рядках залишається парною, що дозволяє підвищити рівень завадостійкості відповідних компонентів цифрових пристроїв. Набули подальшого розвитку методи обробки та перетворення матричних біноміальних чисел, у яких на відміну від існуючих введена перевірка їх на предмет помилок за допомогою логічного аналізу матриць, що дозволяє більш ефективно контролювати правильність роботи матричних біноміальних компонентів цифрових пристроїв за допомогою вбудованих схем контролю. Набув подальшого розвитку метод синтезу матричних біноміальних лічильних пристроїв, у якому на відміну від існуючого, для побудови лічильних пристроїв використовуються універсальні комірки пам'яті, в котрих організовано паралельний перенос сигналів по стовпцях матриці, що дозволило підвищити швидкодію відповідних лічильних пристроїв.