В дисертаційнім дослідженні розроблені моделі та методи функціональної верифікації цифрових систем на кристалах на основі використання темпораль- них асерцій при тестовому діагностуванні помилок в процесі програмно- -апаратного моделювання для істотного підвищення якості цифрового виробу та зменшення часових і матеріальних витрат проектування. Основні результати: аналітична модель верифікації HDL-коду на основі використання динамічних регістрових черг, орієнтована на аналіз асерцій лінійної темпоральної логіки, яка забезпечує високу швидкодію моделювання та задану глибину діагностування помилок коду; модель інтерпретації лінійної темпоральної логіки з використанням режиму "глобального" часу, призначена для перевірки формул під час симуляції; методи аналізу механізму асерції, які дають можливість істотно підвишити швидкодію моделювання та на 15% зменшити час верифікації проекту; модель взаємодії даних регістрового рівня та процес-моделі обробки подій і функцій-черг, які забеспечують покращення параметрів транспортування подій в процесі моделювання; інфраструктура процесу верифікації та діагностування проектованого виробу, яка відрізняється введенням у програмний код надлишковостей у вигляді асерцій та апаратною підтримкою моделювання, що дозволяє на 30% зменшити загальний час проектування цифрових систем на кристалах; програмні компоненти систем верифікації Riviera (Aldec Inc.), в яких реалізовано моделі та методи функціональної верифікації на основі темпоральних асерцій, що дає можливість істотно (20%-80%) зменшити часові витрати для моделювання функціональності та асерцій в процесі тестування цифрових проектів.